

**МОСКОВСКИЙ ГОСУДАРСТВЕННЫЙ
ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
ГРАЖДАНСКОЙ АВИАЦИИ**

Б.Л. Резников, А.Б. Зотов

**“КОМПЬЮТЕРНОЕ МОДЕЛИРОВАНИЕ
УСТРОЙСТВ ЭЛЕКТРОНИКИ”**

ПОСОБИЕ

к выполнению практических, курсовых
и лабораторных работ
по дисциплине “ЭЛЕКТРОНИКА”

Часть II

*для студентов II курса
специальности 220100
дневного обучения*

Москва – 2001

ББК 5Ф0.3

Р34

Рецензент: канд. техн. наук, доц. Н. И. Романчева

Резников Б. Л., Зотов А. Б.

Р34 Компьютерное моделирование устройств электроники: Пособие к выполнению практических, курсовых и лабораторных работ по дисциплине «Электроника». Часть 2. Программа Electronics Workbench 5.12 (EWB 5.12). – М.: МГТУ ГА, 2001. – 36 с.

Данное пособие издается в соответствии с учебным планом для студентов II курса специальности 220100 дневного обучения.

Рассмотрено и одобрено на заседаниях кафедры 20.04.01 г. и методического совета 24.04.01 г.

Редактор И. В. Вилкова

ЛР №020580 от 23.06.97 г.

Печать офсетная

2,09 усл. печ. л.

Формат 60x84/16

Заказ №640/271

Подписано в печать 14.06.01 г.

2,25 уч. –изд. л.

Тираж 200 экз.

Московский государственный технический университет ГА

Редакционно-издательский отдел

125493 Москва, ул. Пулковская, д. 6а

© Московский государственный
технический университет ГА, 2001

1. Введение

В настоящее время бурное развитие технических наук (электротехники, электроники, физики и др.) привело к появлению все более сложных электронных устройств, которые способны выполнить то, что когда-то человек даже представить себе не мог. Например, ЭВМ сейчас находят почти повсеместное применение, освобождая человека от множества рутинной работы; они способны в считанные секунды выполнять расчеты, которые занимали раньше у человека годы. Для того чтобы человек мог конструировать и управлять этими устройствами, было необходимо введение специального “языка”. Для описания алгоритмов работы цифровых устройств и был создан математический аппарат в середине прошлого века ирландским математиком Д. Булем. По его имени этот аппарат получил название булевой алгебры или алгебры логики.

Булева алгебра – это математическая система, оперирующая двумя понятиями: событие истинно и событие ложно. Это, так называемые, логические сообщения, истинность или ложность которых может быть оценена однозначно. Например: «Генератор включен», «По цепи протекает ток короткого замыкания». Естественно ассоциировать эти понятия с цифрами, используемыми в двоичной системе счисления: «1» и «0». Для того чтобы описать при помощи булевой алгебры поведение и структуру цифровой схемы, ее входным, выходным и внутренним узлам ставят в соответствие булевы переменные, которые могут принимать только два значения:

$$\begin{aligned} X = 0, \text{ ЕСЛИ } X = 1 \\ X = 1, \text{ ЕСЛИ } X = 0 \end{aligned}$$

Определим множество операций, выполняемых над булевыми константами и переменными, а также постулаты, которым эти операции удовлетворяют. Логическое сложение: эту операцию называют операцией ИЛИ или дизъюнкцией. Постулаты логического сложения двух переменных приведены в табл.1.

X1	X2	X1+X2(X1 X2)
0	0	0
0	1	1
1	0	1
1	1	1

Таблица 1

Таблица 2

X1	X2	X1*X2(X1^X2)
0	0	0
0	1	0
1	0	0
1	1	1

Следует отметить, что данная операция справедлива для произвольного числа переменных.

Логическое умножение: эту операцию называют операцией И или конъюнкцией. Постулаты логического умножения приведены в табл.2. Данная операция также справедлива для произвольного числа переменных.

Отрицание: операцию отрицания называют инверсией или дополнением. Для ее обозначения используют черту над соответствующим выражением.

Операция определяется следующими постулатами:

$$\text{ЕСЛИ } X = 1, \text{ ТО } X = 0$$

$$\text{ЕСЛИ } X = 0, \text{ ТО } X = 1$$

Теперь сформулируем основные правила (теоремы) алгебры логики.

$$1. \quad x + 0 = x \qquad x * 0 = 0$$

$$2. \quad x + 1 = 1 \qquad x * 1 = x$$

$$3. \quad x + x = x \qquad x * x = x$$

$$5. \quad \overline{\overline{x}} = x$$

$$6. \quad \overline{a \vee b} = \overline{a} \cdot \overline{b} \qquad \overline{a \cdot b} = \overline{a} \vee \overline{b}$$

Можно рассмотреть некоторое логическое устройство, на входе которого присутствует некоторый n -разрядный двоичный код X_{n-1}, \dots, X_1, X_0 , а на выходе соответственно m -разрядный двоичный код Z_{m-1}, \dots, Z_1, Z_0 (рис.1).




Рис.1 . Обобщенная схема логического устройства

Для того чтобы описать поведение этой схемы, необходимо определить зависимость выходных переменных Z_{m-1}, \dots, Z_0 , выраженных через совокупность входных переменных X_{n-1}, \dots, X_0 , с помощью операций алгебры логики, которая носит название функции алгебры логики (ФАЛ). Логические операции (И, ИЛИ, НЕ), на основе которых реализуется любое логическое устройство, могут быть выполнены в виде электрических схем, которые называются логическими элементами (ЛЭ).

2. Способы представления логических переменных электрическими сигналами

Значениям логических функций и аргументов в электрических схемах могут быть поставлены в соответствие различные характеристики токов и напряжений. Это могут быть как их некоторые установившиеся величины, так и параметры электрических импульсов. В соответствии с этим различают потенциальный и импульсный способы представления логических переменных. При потенциальном способе представления значениям логического нуля и логической единицы ставят в соответствие два различных уровня напряжения или тока. В зависимости от того, какой именно из этих уровней конкретно ставят в соответствие значениям «0» и «1», различают положительную и отрицательную логику. В положительной логике значению логической единицы ставят в соответствие большее, а значению логического


нуля – меньшее значение напряжения или тока. В отрицательной логике – наоборот.

При импульсном способе представления значению логической единицы, например, может быть поставлен в соответствие сам факт наличия импульса или его положительный перепад, а значению логического нуля – отсутствие импульса или его отрицательный перепад.

Следует отметить, что при потенциальном способе представления значение логической переменной может быть определено в любой произвольный момент времени. При импульсном же представлении это можно сделать только в строго определенные дискретные моменты времени.

Знакомство с элементной базой

Цифровые элементы разбиты на несколько групп и разнесены по нескольким библиотекам. На рис. 1. показаны эти библиотеки:




В эти библиотеки входят:

- Логические элементы И, И-НЕ, ИЛИ, ИЛИ-НЕ, НЕ, исключаящее ИЛИ
- Полусумматор и полный сумматор
- Мультиплексоры и демультимплексоры
- Шифраторы и дешифраторы
- Компараторы
- Триггеры
- Счетчики
- Регистры
- ОЗУ
- ПЗУ
- АЛУ


Знакомство с библиотекой начнем с 3-й группы компонентов Logic Gates.

В нее входят:

 - элемент «логическое И».

Логика работы: выходной сигнал 1 если на обоих входах 1.


Пример схемы:



- логическое ИЛИ.

Логика работы: на выходе 1 если хотя бы на одном из входов 1


Пример схемы:



- логическое НЕ.

Логика работы: если на входе 0 – на выходе 1 и наоборот.


Пример схемы:



- логический элемент ИЛИ-НЕ.

Логика работы: на выходе 1, если на обоих входах 0.


Пример схемы:



-логический элемент И-НЕ

Логика работы: на выходе 1 если хотя бы на одном входе 0.


Пример схемы:




- логический элемент исключающее ИЛИ.


Логика работы: на выходе 1 если на входах разные сигналы.

Пример схемы:




 - инверсия исключающего ИЛИ.
 Логика работы: на выходе 1 если на обоих входах одинаковый логический уровень.


Пример схемы:




В этой же библиотеке находятся аналоги реальных схем в интегральном исполнении. Рассмотрим пример работы схемы 7400, отечественным аналогом которой является схема 555ЛА3 (четыре логических элемента 2И-НЕ).



Оциллограмма работы схемы:




Ниже приводится оциллограмма, иллюстрирующая время задержки при переключении из 0 в 1, численно равное 10нс.



Рассмотрим статический режим работы схемы:

1 kΩ/5 V




Данная ИМС содержит в одном корпусе 4 элемента 2И-НЕ. Выводы (1,2), (4,5), (9,10), (12,13) соответственно входы 1-го, 2-го, 3-го и 4-го элементов, а 3, 6, 8, 11 – выходы. Питание: 7-земля, 14 - +5В.

Логика работы элемента 2И-НЕ: на выходе высокий уровень сигнала, если на обоих входах низкий уровень.

Триггеры.


Рассмотрим ряд схем, иллюстрирующих работу D, RS и JK-триггеров.

RS-триггер (статический режим работы).




Логика работы асинхронного RS-триггера: вход R от английского Reset- сброс. При подаче на него высокого уровня сигнала переводит триггер в 0 состояние. Вход S от английского Set – установка. При подаче на него высокого уровня сигнала переводит триггер в состояние 1. Подача на оба входа высокого уровня сигнала для асинхронного RS-триггере НЕДОПУСТИМО (состояние в которое он перейдет - неопределенно).


RS-триггер (динамический режим работы).



Осциллограмма работы:




Синхронный D-триггер (статический режим работы).




Логика работы: Синхронный D-триггер имеет один счетный вход D и вход сигнала синхронизации. Переключение триггера из одного состояния в другое происходит только в те моменты времени, когда подается синхрои импульс. (новое состояние определяет уровень сигнала на входе D). Триггер срабатывает по переднему фронту импульса синхронизации.

Синхронный JK-триггер (статический режим работы).




Логика работы: Триггер меняет свое состояние только при наличии сигнала синхронизации, причем переключение происходит по заднему фронту. Вход J- служит для установки триггера в 1, а K- в 0 состояние. В отличие от RS-триггера он допускает подачу сразу на оба входа высокого уровня сигнала при этом с приходом следующего импульса синхронизации триггер будет изменять свое состояние на противоположное.

Ниже приведен пример схемы, иллюстрирующий работу синхронного D-триггера, выполненного на микросхеме 7474 (отечественный аналог 555TM2). В корпусе ИМС содержится 2 синхронных D-триггера.



Дешифратор.

Дешифратор – логическая комбинационная схема, имеющая n информационных входов и 2^n выходов. Каждой комбинации логических уровней на входах будет соответствовать активный уровень только на одном из выходов. Например: имеется дешифратор, имеющий 3 входа и соответственно 8 выходов. На вход подается комбинация 011, что означает что на 3-м выходе схемы будет сформирован активный уровень. Активным уровнем может выступать не только уровень логической 1 но и логического нуля. Ниже будет приведена схема, иллюстрирующая работу дешифратора именно с активным уровнем логического 0. Помимо информационных входов у дешифратора обычно имеется несколько входов управления G. Сигналы на этих входах могут например разрешать или запрещать функционирование дешифратора. Разрешающие входы могут быть прямыми и инверсными. Схема иллюстрирующая работу дешифратора 74138 показана на рисунке 4.45.



Дешифратор 74138 (155ИД7)


Ниже приводится точно такая же схема для анализа работы дешифратора но вместо ключей, с помощью которых задавались входные комбинации, используется специальный прибор – генератор слов. Его можно найти в библиотеке Instruments/WordGenerator. Для начала давайте взглянем на его лицевую панель на рисунке 4.46.

Рисунок 4.46 – Лицевая панель WordGeneration



Это не раскрытая передняя панель прибора. Вдоль нижнего края расположены 16 выходов – каждый из которых соответствует одному биту 16-разрядного числа. Справа имеется еще 2 гнезда для подключения внешнего запускающего генератора.

Теперь пора раскрыть панель прибора и увидеть многообразие полей и кнопок, показанных на рисунке 4.47.



Панель прибора WordGeneration

Слева находится поле прокрутки, с расположенными в нем цифрами в определенной последовательности – они определяют последовательность генерации слов. Эту последовательность можно редактировать, упорядочивать по возрастанию, убыванию и произвольно. Можно загрузить стандартные шаблоны последовательностей. Для этого нажимаем кнопку Pattern..., открывается диалоговое окно в котором можно выбрать:


- Clear buffer – обнулить содержимое окна
- Open – открыть ранее созданный и сохраненный шаблон
- Save – сохранить созданный шаблон
- Up counter – упорядочить числа от 0 по возрастанию с шагом 1
- Down counter – упорядочить числа по убыванию
- Shift right – сдвиг чисел вправо
- Shift left – сдвиг чисел влево

Справа имеется группа из 5 кнопок задающих режим работы прибора:


- Cycle – циклический режим генерации слов, начиная с первого в списке числа и до заданного в поле Final, с частотой, заданной в поле Frequency.
- Burst – выполнение цикла один раз до точки останова
- Step – пошаговый режим работы. При каждом нажатии на эту кнопку – переход на следующее число.
- Breakpoint – расстановка точек останова
- Pattern... - шаблоны (описаны выше).

На рисунке 4.48 показан пример схемы дешифратора с использованием генератора слов.

Пример схемы дешифратора




В программе ElectronicsWorkbench есть еще один прибор для анализа работы схемы – LogicAnalyser (логический анализатор). Подключим его к выходам дешифратора (рисунок 4.49) и посмотрим на результаты его работы.



Пример схемы дешифратора с логическим анализатором

Экран прибора.




Экран логического анализатора

На экране мы видим временную диаграмму работы дешифратора.


Мультиплексор.

Это комбинационная логическая схема которая служит для коммутации одного из входов к выходу. Номер подключаемого входа равен числу (адресу) поданному на входы управления. На представленной на рисунке 4.51 схеме мультиплексор имеет 8 входов D0-D7, два выхода Y-прямой и W-инверсный и G-инверсный вход разрешения.




Счётчик.

Счетчик – это схема для подсчета входных импульсов. Ее можно реализовать на различных триггерах. Приведенная ниже на рисунке 4.53 схема счетчика реализована на трех D-триггерах. Счетчик может быть как суммирующий так и вычитающий. Также счетчики используются как делители частоты, причем коэффициент деления напрямую зависит от числа триггеров.




Счётчик на трёх D – триггерах




Временные диаграммы работы счётчика

Ниже на рисунке приводится схема, поясняющая работу счетчика, собранная на микросхеме 7493 (отечественный аналог К555ИЕ5).




Временная диаграмма работы счётчика.




Регистр.

Регистры служат для хранения и преобразования информации. Выполняются на синхронных RS и JK-триггерах. Каждый триггер хранит один бит числа записанного в регистр. Приведенная ниже на рисунке 4.57 схема регистра позволяет записать в него число и с приходом каждого следующего синхроимпульса сдвигать число влево.



Шифратор.


Шифратор (кодер) используется для кодирования или шифрации десятичных чисел в двоичный или двоично-десятичный код, примером может служить клавиатура калькулятора – при нажатии какой либо клавиши ее десятичный код шифруется в двоичный. Если будут нажаты сразу несколько клавиш то шифратором будет генерироваться код старшей цифры т.е. в нем используется принцип приоритета старшего разряда.



Отечественный аналог 155ИВ1

Устройство контроля четности.

Эта схема вводится для повышения надежности передачи. Принцип работы заключается в следующем: на передающей стороне к передаваемой комбинации добавляется еще один бит, который дополняет передаваемую комбинацию до четной или нечетной. Полученный в результате код называется четным или нечетным. На приемной стороне производится проверка кода четности – если он правильный то передача продолжается, если нет, то передатчику посылается запрос на повторную передачу неверной комбинации.




Арифметические сумматоры.

Этот класс схем является составной частью арифметико-логических устройств (АЛУ) микропроцессоров (МП). Как же они могут использоваться для формирования физического адреса ячейки памяти в МП при сегментной организации памяти.

В программе Electronics Workbench 5.12 они представлены двумя базовыми устройствами – полусумматором и полным сумматором.

Назначение выводов: А, В – входы слагаемых, С₀ – выход переноса, С₁ – вход переноса, Σ – выход.

Пример схемы трехразрядного сумматора.



АЦП и ЦАП.

В электронных системах одинаково широко используется обработка информации, представленной в аналоговой и цифровой формах. Для преобразования вида представления информации и используются эти преобразователи.

Аналого-цифровой преобразователь – устройство, предназначенное для преобразования непрерывно изменяющийся во времени аналоговой физической величины в эквивалентные ей значения цифровых кодов.

Цифро-аналоговый преобразователь – устройство, предназначенное для преобразования входной величины, представленной последовательностью числовых кодов, в эквивалентные им значения заданной физической величины.


Процесс аналого-цифрового преобразования состоит из ряда последовательно выполняемых операций:

- Выборка значений исходной физической величины в некоторые, наперед заданные, дискретные моменты времени т.е. дискретизация сигнала по времени.
- Квантование полученной в дискретные моменты времени последовательности значений исходной аналоговой величины по уровню.
- Кодирование – замена найденных квантованных значений некоторыми числовыми кодами.

Процесс цифро-аналогового преобразования – предполагает последовательное выполнение следующих операций:

- Формирование в заданном диапазоне изменения выходного сигнала M его дискретных значений U^*_M , отличающихся на некоторое значение a , и постановка каждому сформированному уровню в соответствие некоторого кода K_i .
- Последовательное, с заданным временным интервалом T_1 , присвоение выходному сигналу значений выделенных уровней, соответствующей входной последовательности кодов K_i .

В результате будет получена ступенчатая функция.



Литература

1. В.И. Карлащук Электронная лаборатория на IBM PC (Electronics Workbench).М.2000г. «Солон Р»
2. Д.И. Панфилов и др. Электроника и электротехника в экспериментах, Том 2, Практикум по Electronics Workbench, Додека»,М.2000.
3. В.И. Лачин, Н.С. Савёлов Электроника. «Феникс», Ростов-на-Дону, 2000
4. В.А. Прянишников Электроника. Курс лекций «Корона принт» С.Петербург, 1998.

Содержание

Введение.....	3
Способы представления логических переменных электрическими сигналами.....	4
Знакомство с элементной базой.....	5
Триггеры.....	10
Дешифратор.....	13
Мультиплексор.....	17
Счетчик.....	18
Регистр.....	20
Шифратор.....	20
Устройство контроля четности.....	21
Арифметические сумматоры.....	22
АЦП и ЦАП.....	23
Литература.....	24